Năm 2025 là năm đầu tiên của AI trong lĩnh vực ứng dụng, AI đầu tư rất trực quan, kiểm soát cổ phiếu hoa kỳ cổ phiếu A, trung tâm tiêu chuẩn 9! AI chip: vidia -- jingjiawai lạnh: vicki công nghệ -- vicki AS - IC chip: bo-tong - đám mây ngày lai fei chip lượng tử: Google - Great Wall AI ứng dụng: ap-p-l-o-v-i-n - giải trí số chip FPGA: serince - an lu công nghệ AI máy chủ: vi tính trung quốc dawn chip lưu trữ: Meguiar công nghệ - meguiar sáng tạo tốc độ cao đồng kết nối: enfano - bức tranh hạt nhân quan tâm đến tôi, nhìn vào các điểm nóng trên thị trường hàng ngày!! "Hua jin di con trai và nhóm CoWoS express" CoWoS hoặc chiều cao/giá/cần ba rung, L tuyến đường có thể là chính thống theo truyền thông của trung quốc đài loan miễn phí tài chính báo cáo dân chủ, kể từ tháng 1 năm 2025, TMC sẽ giảm giá của 3nm, 5nm và CoWoS quá trình, tăng dự kiến là từ 5% đến 20%. CoWoS/giá/nhu cầu thị trường tăng lên, cowos-s cowos-l xu hướng đáng kể (1) : theo dữ liệu nghiên cứu DIGITIMES, được thúc đẩy mạnh bởi nhu cầu của máy gia tốc AI đám mây, nhu cầu năng suất sản xuất mới CoWoS và tương tự trên thế giới vào năm 2025 hoặc sẽ tăng lên nhanh chóng 113%. Nhà cung cấp chính, TSMC, nhật nguyệt công nghệ công ty TNHH (bao gồm công nghiệp silicon chính xác cao, SPIL) và anby đang mở rộng công suất. Theo báo cáo nghiên cứu DIGITIMES, năng suất hàng tháng của tsem được dự kiến sẽ giảm xuống còn dưới 65 000 tấm Kim loại 12 inch vào giữa và cuối quý năm 2025, và năng suất vô cơ của mặt trời và mặt trăng sẽ tăng lên 17.000 tấm Kim loại. Nvidia là khách hàng nhỏ nhất của công nghệ CoWoS, hưởng lợi từ nvidia Blackwell series sản phẩm GPU, tma sẽ bắt đầu từ bốn mùa thứ năm năm 2025 từ cowos-s đến cowos-l quá trình và biến cowos-l trở thành quá trình chính của công nghệ CoWoS tma; Nhu cầu công nghệ cowos-l của nvidia có thể giảm đáng kể từ 32,000 chiết xuất vào năm 2024 đến 380,000 chiết xuất vào năm 2025, tăng lên 1018% so với năm ngoái. Theo nghiên cứu DIGITIMES, cowos-l vào mùa thứ hai năm 2025 sẽ chiếm 54.6% năng lượng cowos-s, 38.5% và cowos-r 6.9%. (2) giá: theo dữ liệu bán dẫn lõi mạng, TPM 3nm và 5nm quá trình công nghệ sẽ giảm giá từ 5 đến 10%, công nghệ CoWoS sẽ tăng giá từ 15 đến 20% (cung cấp quá nhiều), điều chỉnh này không chỉ xuất phát từ sự gia tăng của nhu cầu năng lượng điện toán trong lĩnh vực al, cũng cho thấy sự gia tăng liên tục của chi phí công nghệ quá trình. (3) yêu cầu: Theo dữ liệu bán dẫn sihai, nvidia chiếm ít hơn 50% tổng cung ứng CoWoS, các sản phẩm như A100, H100 và Blackwell Ultra có thể sử dụng CoWoS gói, nvidia sẽ triển khai các tập hợp B300 và GB300 sử dụng công nghệ cowos-l vào năm 2025. MI300 của AMD sử dụng hai công nghệ đóng gói: SoIC (3D) và CoWoS (2.5D). Ngoài ra, broadstone, Google, amazon, Google cũng tiết kiệm được một số nhu cầu cho CoWoS. Cowos-l đảm bảo hiệu quả hệ thống tốt hơn trong khi ngăn chặn sự mất mát của 3 lớp trung gian cowos-l bao gồm nhiều chip địa phương liên kết silicon (LSI) và toàn bộ lớp tái tạo nguồn gốc (RDL), tạo thành một lớp trung gian tái cấu trúc (RI) để thay thế lớp trung gian duy nhất silicon ở cowos-s. LSI Chiplet và cowos-s so với cowos-lưu giữ các mối liên kết đồng hạng nhất dưới nm, silicon thông qua các lỗ (TSV) và tụ điện sâu nhúng (eDTC) để đảm bảo hiệu suất hệ thống tốt, trong khi tránh các vấn đề mất hiệu suất cao của lớp trung gian silicon lớn. Thêm vào đó, nhập khẩu trong RI thông qua các lỗ thông hơi (TIV) như một mối liên kết ngang để cung cấp nhiều đường dẫn dẫn thiệt hại hơn TSV. Cowos-l hiện nay đã thành công trong việc đồng thời sử dụng 3 lần kích thước mặt nạ (khoảng 2500 inch vuông), được trang bị với nhiều mô-đun SoC/ chip và 8 chương trình HBM. LSI sản xuất có hai tuyến đường, lsi-1 và lsi-2, sự khác biệt chính là các chương trình Kim loại liên kết: 1) trong sản xuất lsi-1, lần đầu tiên sản xuất TSV trên một chip silicon 300 mm và một lớp bằng đồng đa-mít-kim (M1). Sau đó, kết cấu kết nối được tạo ra bằng cách sử dụng thủy tinh silicate không pha trộn (USG) làm lớp điện dielectric bằng đồng kép Damascus. Trong chương trình lsi-1 Kim loại, song Damascus đồng cung cấp chiều rộng nhẹ nhất Kim loại/không gian cho 0.8/0.8 PM, độ dày 2 PM. 2) lsi-2 có cùng cấu trúc TSV và hệ thống Kim loại M1. Sau khi tạo ra lớp M1, qua một quá trình bán bổ sung (SAP), một lớp polyimide (PI) bằng đồng RDL hình thành cấu trúc kết nối. Chiều rộng tối thiểu/không gian của SAP đồng RDL là 2/2 PM và độ dày là 2.3 PM. - lời khuyên đầu tư Vplus